PTO/SB/05 (03-01) Approved for use through 10/31/2002. OMB 0651-0032

October 5, 2001

740756-2368 Attorney Docket No. Jun KOYAMA et al. First Inventor **DISPLAY DEVICE** Title

UTILITY PATENT APPLICATION TRANSMITTAL (Only for new nonprovisional applications under 37 CFR 1.53(b)) Express Mail Label No. Assistant Commissioner for Patents APPLICATION ELEMENTS ADDRESS TO: Box Patent Application See MPEP chapter 600 concerning utility patent application contents. Washington, DC 20231 7. CD-ROM or CD-R in duplicate, large table or Fee Transmittal Form (e.g., PTO/SB/17) (Submit an original and a duplicate for fee processing) Computer Program (Appendix) Applicant claims small entity status. 8. Nucleotide and/or Amino Acid Sequence Submission See 37 CFR 1.27. (if applicable, all necessary) 3. X Specification a. Computer Readable Form (CRF) [Total Pages 78] (preferred arrangement set forth below) b. Specification Sequence Listing on: Descriptive title of the invention i. D CD-ROM or CD-R (2 copies; or Cross Reference to Related Applications іі. 🛘 рарет Statement Regarding Fed sponsored R & D c.

Statements verifying identity of above copies Reference to sequence listing, a table, or a computer program listing appendix ACCOMPANYING APPLICATION PARTS Background of the Invention Brief Summary of the Invention 9. X Assignment Papers (cover sheet & document(s)) Brief Description of the Drawings (if filed) 10. 37 CFR 3.73(b) Statement ☐ Power of Detailed Description (when there is an assignee) Attorney Claim(s) 11. English Translation Document (if applicable) Abstract of the Disclosure 12. X Information Disclosure Copies of IDS 4. X Drawing(s) (35 U.S.C. 113) [Total Sheets 17] Statement (IDS)/PTO-1449 Citations [Total Pages 5] 5. Oath or Declaration 13. X Preliminary Amendment a. Newly executed (original or copy) 14. X Return Receipt Postcard (MPEP 503) (Should be specifically itemized) (for continuation/divisional with Box 18 completed) 15. X Certified Copy of Japanese Priority Document **DELETION OF INVENTOR(S)** No. 2000-322121 Filed: October 23, 2000 Signed statement attached deleting inventor(s) (if foreign priority is claimed) named in the prior application, see 37 CFR 16. Nonpublication request under 35 U.S.C. 1.63(d)(2) and 1.33(b) 122(b)(2)(B)(i). Applicant must attach form 6. Application Data Sheet. See 37 CFR 1.76 PTO/SB/35 or its equivalent. 17. Other: 18. If a CONTINUING APPLICATION, check appropriate box, and supply the requisite information below and in a preliminary amendment, or in an Application Data Sheet under 37 CFR 1.76: Continuation ☐ Divisional ☐ Continuation-in-part (CIP) of prior application No.: ___ Group / Art Unit: Prior application information: Examiner For CONTINUATION OR DIVISIONAL APPS only: The entire disclosure of the prior application, from which an oath or declaration is supplied under Box 5b, is considered a part of the disclosure of the accompanying continuation or divisional application and is hereby incorporated by reference. The incorporation can only be relied upon when a portion has been inadvertently omitted from the submitted application parts. 19. CORRESPONDENCE ADDRESS 22204; (Insert Customer, No. or Attach bar code label here) Customer Number or Bar Code Label E Correspondence address below Eric J. Robinson Name NIXON PEABODY LLP Address 8180 Greensboro Drive, Suite 800 State Zip Code 22102 City McLean (703) 883-0370 (703) 790-9110 Country United States Telephone Fax Name (Print/Type) Registration No. (Attorney/Agent) 38,285 Eric J. Robinson Date

NVA199558.1

Signature

		_	
Approved for use	through	10/31/2002.	OMB 0651-0032

(703) 790-9110

October 5, 2001

Telephone

Date

		Approved for use dirough 10/31/2002	ONID 0031-003	
	Application Number	Complete if Known	0	
FEE TRANSMITTAL	Filing Date	October 5 2001	<u> </u>	
· · · · · · · · · · · · · · · · ·	First Named Inventor	October 5, 2001 Jun KOYAMA et al.	-0	
FOR FY 2001	Examiner Name	Jun KO i Alvia et ai.	₩ <u>8</u>	
Detent feet are subject to annual register	Group Art Unit		-36 <u>=</u>	
Patent fees are subject to annual revision. TOTAE AMOUNT OF PAYMENT \$4,104.00	Attorney Docket No.	740756 2269	80	
TOTAE AMOUNT OF PAYMENT \$4,104.00	Attorney Docket No.	740756-2368	90	
METHOD OF PAYMENT		FEE CALCULATION (continued)	n <u>=</u>	
1. The Commissioner is hereby authorized to charge indicated	3. ADDITIONAL FEES			
fees and credit any overpayments to:	Large Small Entity Entity			
Deposit 10.2220	Fee Fee Fee Fee			
Account Number 19-2380	Code (\$) Code (\$)	Fee Description	Fee Paid	
Number	105 130 205 65 S	Surcharge – late filing fee or oath		
Deposit	127 50 227 25 S	Surcharge - late provisional filing fee or cover sheet		
Account Nixon Peabody LLP	139 130 139 130 N	Non-English transaction		
	147 2,520 147 2,520 F	For filing a request for ex parte reexamination		
Charge Any Additional Fee Required	112 920* 112 920* R	Requesting publication of SIR prior to Examiner action		
Under 37 CFR 1.16 and 1.17	113 1,840* 113 1,840* R	Requesting publication of SIR after Examiner action		
Applicant claims small entity status.	115 110 215 55 E	extension for reply within first month		
See 37 CFR 1.27		Extension for reply within second month		
2. X Payment Enclosed:		Extension for reply within third month		
Check Credit Card Money Other		Extension for reply within fourth month		
Order		Extension for reply within fifth month		
FEE CALCULATION 1. BASIC FILING FEE		Notice of Appeal		
Large Entity Small Entity		Filing a brief in support of an appeal	 	
Fee Fee Fee Fee Description		Request for oral hearing	1	
Code (\$) Code (\$) Fee Paid		Petition to institute a public use proceeding		
101 740 201 370 Utility filing fee \$740		Petition to institute a public use proceeding	 	
106 320 206 160 Design filing fee		Petition to revive – unintentional	———	
107 490 207 245 Plant filing fee	·	Jtility issue fee (or reissue)	 	
108 710 208 355 Reissue filing fee		Design issue fee		
114 150 214 75 Provisional filing fee	144 600 244 300 F	Plant issue fee	 	
SUBTOTAL (1) \$740.00	122 130 122 130 F	Petitions to the Commissioner		
2. EXTRA CLAIM FEES	123 50 123 50 F	Processing fee under 37 CR 1.17(q)	 	
Fee from		Submission of Information Disclosure Stmt		
Extra Claims below Fee Paid	501 40 501 40	December 2015	040.00	
Total Claims 144 -20** = 124 X \$18 = \$2,232		Recording each patent assignment per property (times number of properties)	\$40.00	
Independent 16 -3** = 13 X \$84 = \$1,092 Claims	146 710 246 355 I	Filing a submission after final rejection (37 CFR § 1.129(a))		
Multiple Dependent \$280 =	149 710 249 355 I	For each additional invention to be examined (37 CFR		
	•	§ 1.29(b))		
Large Entity Small Entity Fee Fee Fee Fee Description	179 710 279 355 I	Request for Continued Examination (RCE)		
Code (\$) Code (\$)		Request for expedited examination of a design		
103 18 203 9 Claims in excess of 20		application		
102 80 202 40 Independent claims in excess of 3	Other fee (specify)		LJ	
104 270 204 135 Multiple dependent claim, if not paid	* Reduced by Basic Filing Fee	Paid SUBTOTAL (3) \$40.00		
109 80 209 40 ** Reissue independent claims over		(,)		
original patent				
110 18 210 9 ** Reissue claims in excess of 20 and over original patent				
SUBTOTAL (2) \$3,324.00				
**or number previously paid, if greater; For Reissues, see above				
SUBMITTED BY	· 	Complete (if applicable)		

Registration No. (Attorney/Agent)

38,285

Signature

Name (Print/Type)

Eric J. Robinson

09/970929 09/970929 09/05/01

日本国特許庁 JAPAN PATENT OFFICE

BEEK AL GERE GEREREN MER MEN DE DE PRESENTEN DE LE FREIDE DE LE FREIDE DE LE FREIDE DE LE FREIDE DE PRESENTE D

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

allegrand and appropriate the

Date of Application:

2000年10月23日

出願番号

Application Number:

特願2000-322121


出 願 人 Applicant(s):

株式会社半導体エネルギー研究所

2001年 8月10日

特許庁長官 Commissioner, Japan Patent Office







日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年10月23日

出願番号

Application Number:

特願2000-322121

出 願 Applicant(s):

株式会社半導体エネルギー研究所

2001年 8月10日

特 許 庁 長 官 Commissioner, Japan Patent Office





特2000-322121

【書類名】 特許願

【整理番号】 P005270

文【提出日】 平成12年10月23日

【あて先】 特許庁長官 及川 耕造 殿

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 小山 潤

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 熱海 知昭

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 三宅 博之

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代表者】 山崎 舜平

【手数料の表示】

【予納台帳番号】 002543

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 表示装置

【特許請求の範囲】

【請求項1】

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、

前記ソース信号線駆動回路は、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行うレベルシフタと、前記レベルシフタに電流を供給する電流源とを有し、

前記電流源は、前記シフトレジスタから順次パルスが出力されている期間においてのみ、電流の供給を行うことを特徴とする表示装置。

【請求項2】

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、前記ソース信号線駆動回路は、第 $1\sim$ 第 \times の \times 個(\times は自然数、 \times 2)のユニットを有し、

第 a (a は自然数、 $1 \le a \le x$)のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第 a の電流源とを有し、

前記第aの電流源は、前記第aのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第aのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項3】

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、第 $1\sim$ 第 \times の \times 個(\times は自然数、 \times 2)のユニットを有し、

第b(bは自然数、1 < b ≤ x)のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第bの電流源とを有し、

前記第bの電流源は、第b-1のユニットにおける前記シフトレジスタから順次パルスが出力されている期間の一部と、前記第bのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第bのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項4】

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、第 $1\sim$ 第xのx個(xは自然数、 $x \ge 2$)のユニットを有し、

第c(cは自然数、1≦c<x)のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第cの電流源とを有し、

前記第cの電流源は、第c+1のユニットにおける前記シフトレジスタから順次パルスが出力されている期間の一部と、前記第cのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第cのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項5】

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、クロック信号に従って順次パルスを出力するシ フトレジスタと、入力される信号の電圧振幅の変換を行うレベルシフタと、前記 レベルシフタに電流を供給する電流源とを有し、

前記電流源は、前記シフトレジスタから順次パルスが出力されている期間においてのみ、電流の供給を行うことを特徴とする表示装置。

【請求項6】

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≧2)のユニットを有し、 第d(dは自然数、1≤d≤y)のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第dの電流源とを有し、

前記第dの電流源は、前記第dのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第dのユニットにおける前記 複数のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項7】

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≧2)のユニットを有し、

第 e (e は自然数、1 < e ≤ y) のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第 e の電流源とを有し、

前記第zの電流源は、第e‐1のユニットにおける前記シフトレジスタから順次パルスが出力されている期間の一部と、前記第eのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第eのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項8】

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≧2)のユニットを有し、

第f(fは自然数、 $1 \le f < y$)のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第fの電流源とを有し、

前記第 f の電流源は、第 f + 1 のユニットにおける前記シフトレジスタから順

次パルスが出力されている期間の一部と、前記第fのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第fのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項9】

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、入力信号に従ってパルスを出力するデコーダと 、入力される信号の電圧振幅の変換を行うレベルシフタと、前記レベルシフタに 電流を供給する電流源とを有し、

前記電流源は、前記デコーダからパルスが出力されている期間においてのみ、 電流の供給を行うことを特徴とする表示装置。

【請求項10】

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、第1~第×の×個(×は自然数、×≥2)のユニットを有し、

第 a (a は自然数、 $1 \le a \le x$)のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第 a の電流源とを有し、

前記第aの電流源は、前記第aのユニットにおける前記デコーダからパルスが 出力されている期間においてのみ、前記第aのユニットにおける前記複数のレベ ルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項11】

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、第1~第×の×個(×は自然数、×≥2)のユニットを有し、

第 b (b は自然数、1 < b ≤ x) のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第 b の電流源とを有し、

前記第bの電流源は、第b-1のユニットにおける前記デコーダからパルスが

出力されている期間の一部と、前記第xのユニットにおける前記デコーダからパルスが出力されている期間においてのみ、前記第bのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項12】

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、第1~第xのx個(xは自然数、x≥2)のユニットを有し、

第c(cは自然数、1≦c<x)のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第cの電流源とを有し、

前記第cの電流源は、第c+1のユニットにおける前記デコーダからパルスが 出力されている期間の一部と、前記第cのユニットにおける前記デコーダからパ ルスが出力されている期間においてのみ、前記第cのユニットにおける前記複数 のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項13】

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、入力信号に従ってパルスを出力するデコーダと 、入力される信号の電圧振幅の変換を行うレベルシフタと、前記レベルシフタに 電流を供給する電流源とを有し、

前記電流源は、前記デコーダからパルスが出力されている期間においてのみ、 電流の供給を行うことを特徴とする表示装置。

【請求項14】

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≧ 2)のユニットを有し、

第d(dは自然数、1≦d≦y)のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第dの電流源とを有し、

前記第dの電流源は、前記第dのユニットにおける前記デコーダからパルスが

出力されている期間においてのみ、前記第dのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項15】

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≧2)のユニットを有し、

第 e (e は自然数、1 < e ≤ y) のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第 e の電流源とを有し、

前記第eの電流源は、第e-1のユニットにおける前記デコーダからパルスが出力されている期間の一部と、前記第eのユニットにおける前記デコーダからパルスが出力されている期間においてのみ、前記第eのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項16】

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≧2)のユニットを有し、

第f(f は自然数、 $1 \le f < y$)のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第fの電流源とを有し、

前記第fの電流源は、第f+1のユニットにおける前記デコーダからパルスが 出力されている期間の一部と、前記第fのユニットにおける前記デコーダからパ ルスが出力されている期間においてのみ、前記第fのユニットにおける前記複数 のレベルシフタに電流の供給を行うことを特徴とする表示装置。

【請求項17】

請求項1乃至請求項16のいずれか1項に記載の表示装置において、

前記ソース信号線駆動回路と、前記ゲート信号線駆動回路と、画素部とは、ガラス基板上、プラスチック基板上、ステンレス基板上、単結晶ウェハ上のいずれかに形成されていることを特徴とする表示装置。

【請求項18】

請求項1乃至請求項17のいずれか1項に記載の表示装置において、

前記駆動回路と、前記画素部とは、同一基板上に一体形成されていることを特徴とする表示装置。

【請求項19】

請求項1乃至請求項17のいずれか1項に記載の表示装置において、

前記駆動回路と、前記画素部とは、異なる基板上に形成されていることを特徴とする表示装置。

【請求項20】

請求項1乃至請求項19のいずれか1項に記載の表示装置を用いることを特徴とする液晶ディスプレイ。

【請求項21】

請求項1乃至請求項19のいずれか1項に記載の表示装置を用いることを特徴とするパーソナルコンピュータ。

【請求項22】

請求項1乃至請求項19のいずれか1項に記載の表示装置を用いることを特徴とする携帯情報端末。

【請求項23】

請求項1乃至請求項19のいずれか1項に記載の表示装置を用いることを特徴とするカーオーディオ。

【請求項24】

請求項1乃至請求項19のいずれか1項に記載の表示装置を用いることを特徴とするデジタルカメラ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、表示装置および表示装置の駆動回路に関し、特に、絶縁体上に作成される薄膜トランジスタを有するアクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動回路に関する。

[0002]

【従来の技術】

近年、半導体製造技術の微細化が進み、それに伴うLSIの小型化によって、携帯端末等の小型機器への応用も進むことで、低消費電力化が要求されるようになり、現在では、3.3 [V] 駆動などの低電源電圧駆動のLSIが主流となっている。一方で、携帯端末やコンピュータ用モニタなどの用途として近年需要の増加が著しいLCD(液晶ディスプレイ)は、液晶の駆動を10 [V]~20 [V]の電圧振幅の信号によって行われることが多く、その駆動回路には対応する高電源電圧で駆動する回路部が少なくとも存在する。したがって、前述の低電源電圧で駆動されるコントローラLSIと、高電源電圧で駆動される液晶駆動用回路とは、信号の振幅電圧幅を変化させるレベルシフタをもって接続することが不可欠となる。

[0003]

また、LCDのみならず、近年、有機EL(ここでは、一重項発光、三重項発 光のいずれのものもELと定義する。)を用いたディスプレイが開発されたが、 こちらにおいても、低駆動電圧化への要求は強い。

[0004]

【本発明以前の技術】

図9は、表示装置のソース信号線駆動回路の回路図の一例を示している。ここで、スタートパルス、クロック信号、デジタル映像信号等は、表示装置の外部から入力される信号であるが、これらは前述のコントローラLSIから供給されるため、その電圧振幅は一般に3.3[V]等の低電圧振幅である。よって、図9に示した駆動回路においては、デジタル映像信号は、入力直後にレベルシフタ905によってその電圧振幅の変換(レベル変換)を受けている。クロック信号、スタートパルス等、外部のコントローラLSIから入力される信号は、特に図示しないが同様にレベル変換を受ける。

[0005]

回路の動作について説明する。クロック信号、スタートパルスに従って、シフトレジスタ901からパルスが出力され、隣接した2段のパルスがNAND回路

903に入力される。NAND回路903においては、入力された2信号の論理和をとったパルスが出力され、これが第1のラッチパルスとなる。その後、バッファ904を通り、第1のラッチ回路906へと入力され、この第1のラッチパルスの入力タイミングに従って、レベルシフタ905によってレベル変換を受けたデジタル映像信号のラッチ動作が行われる。1段目から最終段まで、このラッチ動作が完了した後、帰線期間内に第2のラッチパルスがピン19に入力され、第1のラッチ回路906に保持されている1水平期間分のデジタル映像信号は、一斉に第2のラッチ回路907へと転送される。その後、ゲート信号線が選択されている行の画素に信号を書き込み、映像の表示を行う。

[0006]

図9におけるレベルシフタ905を、従来のレベルシフタによって構成した例を図10(A)に示す。このような構成のレベルシフタにおいては、入力信号(In、Inb)の電圧振幅が3.3[V]程度と小さい場合、レベルシフタを構成するTFTのしきい値などの影響により、正常なレベル変換を行うことは出来ない。

[0007]

そこで、図10(B)に示すような構成のレベルシフタを用いる。図10(B)に示すレベルシフタは、差動増幅器によってレベル変換を行うものであり、入力信号の電圧振幅が小さい場合にも、確実なレベル変換機能を実現することが出来るため、回路の低駆動電圧化に対して非常に有効な回路である。

[0008]

【発明が解決しようとする課題】

反面、図10(B)に示した、差動増幅器を用いたレベルシフタは、電流源を必要とする。すなわち、回路の駆動中には(レベルシフタの駆動中、停止中に関わらず)常に一定電流が供給されているため、表示装置全体の低消費電力化の足かせとなっている。

[0009]

本来、駆動回路等の低駆動電圧化は、携帯端末等の普及に伴う低消費電力化を目的としてきたものであり、低駆動電圧化に対応するための回路によって消費電力

が増大することは許されない。

[0010]

本発明は、前述のような課題を鑑見てなされたものであり、周辺回路の低駆動電圧化に対応し、かつ低消費電力を実現することの出来る表示装置の駆動回路を提供することを目的とする。

[0011]

【課題を解決するための手段】

前述の課題を解決するために、本発明においては以下のような手段を講じた。

[0012]

図9に示したソース信号線駆動回路において、レベルシフタ905は、サンプリングパルス、デジタル映像信号等の入力の有無に関わらず、定電流が供給されていた。そこで、本発明においては、シフトレジスタからパルスの出力がある期間においてのみ、電流供給を行う。シフトレジスタからパルスの出力がない期間は、すなわちデジタル映像信号のラッチ動作も行われないため、レベルシフタへの電流供給を停止する。これにより、不必要な期間における電力消費を抑えることが出来る。

[0013]

以下に、本発明の表示装置の駆動回路の構成について記載する。

[0014]

請求項1に記載の本発明の表示装置の駆動回路は、

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、

前記ソース信号線駆動回路は、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行うレベルシフタと、前記レベルシフタに電流を供給する電流源とを有し、

前記電流源は、前記シフトレジスタから順次パルスが出力されている期間においてのみ、電流の供給を行うことを特徴としている。

[0015]

請求項2に記載の本発明の表示装置の駆動回路は、

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、

前記ソース信号線駆動回路は、第 $1\sim$ 第 \times の \times 個(\times は自然数、 \times \ge 2)のユニットを有し、

第 a (a は自然数、 $1 \le a \le x$)のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第 a の電流源とを有し、

前記第aの電流源は、前記第aのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第aのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴としている。

[0016]

請求項3に記載の本発明の表示装置の駆動回路は、

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、第1~第xのx個(xは自然数、x≥2)のユニットを有し、

第 b (b は 自然数、 1 < b ≤ x) のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第 b の電流源とを有し、

前記第bの電流源は、第b-1のユニットにおける前記シフトレジスタから順次パルスが出力されている期間の一部と、前記第bのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第bのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴としている

[0017]

請求項4に記載の本発明の表示装置の駆動回路は、

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、第1~第×の×個(×は自然数、×≥2)のユニットを有し、

第c (cは自然数、 $1 \le c < x$) のユニットは、クロック信号に従って順次パ

ルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数 のレベルシフタと、前記複数のレベルシフタに電流を供給する第cの電流源とを 有し、

前記第cの電流源は、第c+1のユニットにおける前記シフトレジスタから順次パルスが出力されている期間の一部と、前記第cのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第cのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴としている

[0018]

請求項5に記載の本発明の表示装置の駆動回路は、

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、

前記ゲート信号線駆動回路は、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行うレベルシフタと、前記レベルシフタに電流を供給する電流源とを有し、

前記電流源は、前記シフトレジスタから順次パルスが出力されている期間においてのみ、電流の供給を行うことを特徴としている。

[0019]

請求項6に記載の本発明の表示装置の駆動回路は、

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≧2)のユニットを有し、

第d(dは自然数、 $1 \le d \le y$)のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第dの電流源とを有し、

前記第dの電流源は、前記第dのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第dのユニットにおける前記 複数のレベルシフタに電流の供給を行うことを特徴としている。

[0020]

請求項7に記載の本発明の表示装置の駆動回路は、

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、第 $1\sim$ 第yのy個(yは自然数、 $y \ge 2$)のユニットを有し、

第 e (e は自然数、1 < e ≤ y) のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第 e の電流源とを有し、

前記第zの電流源は、第e‐1のユニットにおける前記シフトレジスタから順次パルスが出力されている期間の一部と、前記第eのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第eのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴としている

[0021]

請求項8に記載の本発明の表示装置の駆動回路は、

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≧2)のユニットを有し、

第f(fは自然数、 $1 \le f < y$)のユニットは、クロック信号に従って順次パルスを出力するシフトレジスタと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第fの電流源とを有し、

前記第fの電流源は、第f+1のユニットにおける前記シフトレジスタから順次パルスが出力されている期間の一部と、前記第fのユニットにおける前記シフトレジスタから順次パルスが出力されている期間においてのみ、前記第fのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴としている

[0022]

請求項9に記載の本発明の表示装置の駆動回路は、

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、入力信号に従ってパルスを出力するデコーダと 、入力される信号の電圧振幅の変換を行うレベルシフタと、前記レベルシフタに 電流を供給する電流源とを有し、

前記電流源は、前記デコーダからパルスが出力されている期間においてのみ、 電流の供給を行うことを特徴としている。

[0023]

請求項10に記載の本発明の表示装置の駆動回路は、

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、第 $1\sim$ 第 \times の \times 個(\times は自然数、 \times \ge 2)のユニットを有し、

第 a (a は自然数、 1 ≦ a ≦ x) のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第 a の電流源とを有し、

前記第aの電流源は、前記第aのユニットにおける前記デコーダからパルスが 出力されている期間においてのみ、前記第aのユニットにおける前記複数のレベ ルシフタに電流の供給を行うことを特徴としている。

[0024]

請求項11に記載の本発明の表示装置の駆動回路は、

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、第1~第×の×個(×は自然数、×≥2)のユニットを有し、

第 b (b は自然数、1 < b ≤ x) のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第 b の電流源とを有し、

前記第bの電流源は、第b-1のユニットにおける前記デコーダからパルスが出力されている期間の一部と、前記第xのユニットにおける前記デコーダからパルスが出力されている期間においてのみ、前記第bのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴としている。

[0025]

請求項12に記載の本発明の表示装置の駆動回路は、

ソース信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ソース信号線駆動回路は、第1~第×の×個(×は自然数、×≥2)のユ

ニットを有し、

第c(cは自然数、1≦c<x)のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第cの電流源とを有し、

前記第cの電流源は、第c+1のユニットにおける前記デコーダからパルスが 出力されている期間の一部と、前記第cのユニットにおける前記デコーダからパ ルスが出力されている期間においてのみ、前記第cのユニットにおける前記複数 のレベルシフタに電流の供給を行うことを特徴としている。

[0026]

請求項13に記載の本発明の表示装置の駆動回路は、

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、入力信号に従ってパルスを出力するデコーダと 、入力される信号の電圧振幅の変換を行うレベルシフタと、前記レベルシフタに 電流を供給する電流源とを有し、

前記電流源は、前記デコーダからパルスが出力されている期間においてのみ、 電流の供給を行うことを特徴としている。

[0027]

請求項14に記載の本発明の表示装置の駆動回路は、

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、 前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≧2)のユニットを有し、

第d(dは自然数、1≦d≦y)のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第dの電流源とを有し、

前記第dの電流源は、前記第dのユニットにおける前記デコーダからパルスが

出力されている期間においてのみ、前記第dのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴としている。

[0028]

請求項15に記載の本発明の表示装置の駆動回路は、

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、

前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≥2)のユニットを有し、

第e(eは自然数、1 < e ≤ y)のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第eの電流源とを有し、

前記第eの電流源は、第e-1のユニットにおける前記デコーダからパルスが出力されている期間の一部と、前記第eのユニットにおける前記デコーダからパルスが出力されている期間においてのみ、前記第eのユニットにおける前記複数のレベルシフタに電流の供給を行うことを特徴としている。

[0029]

請求項16に記載の本発明の表示装置の駆動回路は、

ゲート信号線駆動回路と、画素部とが基板上に形成された表示装置において、

前記ゲート信号線駆動回路は、第1~第yのy個(yは自然数、y≥2)のユニットを有し、

第f(fは自然数、 $1 \le f < y$)のユニットは、入力信号に従ってパルスを出力するデコーダと、入力される信号の電圧振幅の変換を行う複数のレベルシフタと、前記複数のレベルシフタに電流を供給する第fの電流源とを有し、

前記第fの電流源は、第f+1のユニットにおける前記デコーダからパルスが 出力されている期間の一部と、前記第fのユニットにおける前記デコーダからパ ルスが出力されている期間においてのみ、前記第fのユニットにおける前記複数 のレベルシフタに電流の供給を行うことを特徴としている。

[0030]

請求項17に記載の本発明の表示装置の駆動回路は、

請求項1乃至請求項16のいずれか1項に記載の表示装置において、

前記ソース信号線駆動回路と、前記ゲート信号線駆動回路と、画素部とは、ガラス基板上、プラスチック基板上、ステンレス基板上、単結晶ウェハ上のいずれ かに形成されていることを特徴としている。

[0031]

請求項18に記載の本発明の表示装置の駆動回路は、

請求項1乃至請求項17のいずれか1項に記載の表示装置において、

前記駆動回路と、前記画素部とは、同一基板上に一体形成されていることを特 徴としている。

[0032]

請求項19に記載の本発明の表示装置の駆動回路は、

請求項1乃至請求項17のいずれか1項に記載の表示装置において、

前記駆動回路と、前記画素部とは、異なる基板上に形成されていることを特徴としている。

[0033]

【発明の実施の形態】

図1は、本発明の表示装置の駆動回路の構成形態を示す図である。ある適当な段数ごとにソース信号線駆動回路を分割し、その分割単位ごとにレベルシフタへの電流源を設けている。点線枠100で示す単位ユニット(Source Driver Unit:以下、単にユニットと記載する)が複数段、例えばx段繰り返されることによって、ソース信号線駆動回路を構成する。このとき、必ずしも1ユニットあたりのシフトレジスタの段数を、『全シフトレジスタ段数/×』のように等分割する必要はない。ソース信号線駆動回路は、シフトレジスタ101、NAND回路102、バッファ103、NOR回路104、レベルシフタ用電流源105、レベルシフタ106、第1のラッチ回路107、第2のラッチ回路108、画素109等を有する。

[0034]

レベルシフタ用電流源105、レベルシフタ106は、図2に示すような構成をしている。図9に示したソース信号線駆動回路にて用いていたレベルシフタと同様、差動増幅器を利用して信号のレベル変換を行う形式のものである。レベル

シフタ用電流源105については、図2では201で示すブロックにあたり、入力ピン31にパルスが入力されている期間のみ、TFT203、204が導通して、各レベルシフタに電流を供給することが出来るものである。

[0035]

ただし、本発明は、電流源を有するレベルシフタ全般を対象としての使用が可能であり、レベルシフタ自体の構成はこの形には限定されず、他の形のものであっても良い。

[0036]

ピン31に入力される信号は、NOR回路104の出力パルスを反転したパルスである。NOR回路104には、各段のNAND回路からの出力パルス(第1のラッチパルス)が入力される。すなわち、あるユニットにおいて、いずれか1段のシフトレジスタが動作している期間は、NOR回路104の入力ピンのいずれかにHi信号が入力され、NOR回路104からはLo信号が出力される。この信号はインバータによって反転され、レベルシフタ用電流源105の入力ピン31へと入力され、前述のように電流を供給する。シフトレジスタの動作が停止している期間は、NOR回路104のいずれの入力ピンにもLo信号が入力される(第1のラッチパルスが出力されていない)ことにより、レベルシフタ用電流源105の入力ピン31にはLo信号が入力され、電流を遮断する。

[0037]

図4に示すタイミングチャートを参照して、動作について説明する。第1のユニットは、第1段目~第k段目までの第1のラッチパルスを出力するNAND回路を有する。これらのNAND回路の出力が、第1のユニットに接続されたレベルシフタ用電流源105を制御するためのNOR回路104へと入力される。第2のユニットは、第k+1段目~第m段目までの第1のラッチパルスを出力するNAND回路を有する。これらのNAND回路の出力が、第2のユニットに接続されたレベルシフタ用電流源105を制御するためのNOR回路110へと入力される。第3のユニットは、第m+1段目~第n段目までの第1のラッチパルスを出力するNAND回路を有する。これらのNAND回路の出力が、第3のユニットに接続されたレベルシフタ用電流源113を制御するためのNOR回路11

2へと入力される。以降も同様とし、最終のx段まで繰り返される。

[0038]

第1段目のNAND出力があってから、第k段目のNAND出力までの期間、NOR回路104には順次パルスが入力されるため、その期間は第1のユニットに接続された電流源105 (図4中、LS電源1と記載)から電流が供給される。ここでは、第1のユニットに属するレベルシフタにのみ、電流が供給される。第k段目のNAND出力が終了して後は、第1のユニットにおけるシフトレジスタ~NAND回路までは動作しない。従ってNOR回路104への入力が全てLo電位となり、電流源105を遮断する。

[0039]

続いて、k+1段目のNAND回路からパルスが出力される。このk+1段目のNAND回路は、第2のユニットに属し、その出力パルスは第2のユニットに接続された電流源111(図4中、LS電源2と表記)へと続くNOR回路110に入力され、電流の供給が開始される。ここでは、第2のユニットに属するレベルシフタにのみ、電流が供給される。第m段目のNAND出力が終了して後は、第2のユニットにおけるシフトレジスタ~NAND回路までは動作しない。従ってNOR回路110への入力が全てLo電位となり、電流源111を遮断する

[0040]

この手順が第3のユニット以降、最終の第xのユニットまで続くことにより、動作しているユニットにのみ、電流が供給される。ソース信号線駆動回路全体を1系統のNOR回路を用いて電流源の制御を行う場合に比べて、必要な部分にのみ電流供給を行うことが出来る。

[0041]

以上の方法により、シフトレジスタからパルスの出力がない期間においては、 レベルシフタへの定電流供給を停止することが出来るため、低消費電力化に寄与 する。特に、特願2000-240332、特願2000-249083、特願 2000-305642等に記載の発明における、静止画表示の際に一部の駆動 回路を停止して低消費電力化をはかる場合など、本発明を適用することによって さらなる低消費電力化が可能となる。

[0042]

なお、本発明は、ソース信号線駆動回路における、デジタル映像信号のレベル 変換について例をあげて説明しているが、特に限定せず、映像信号がアナログで ある場合にも、入力信号を始めとする各信号のレベル変換を、電流源を必要とす るレベルシフタを用いて行ういずれの表示装置に対しても適用が可能であるし、 もちろんゲート信号線駆動回路への適用も可能である。

[0043]

さらに、本実施形態にて示したソース信号線駆動回路は、シフトレジスタの動作によって順次パルスが出力される形式のものであるが、シフトレジスタのみならず、デコーダ等を使用して選択を行う他方式の駆動回路においても、容易に適用が可能である。

[0044]

【実施例】

以下に本発明の実施例について記述する。

[0045]

[実施例1]

図3は、本発明の表示装置のソース信号線駆動回路の一構成例を示す図である。シフトレジスタ301、NAND回路303、バッファ304、NOR回路305、インバータ306、レベルシフタ用電流源307、レベルシフタ308、第1のラッチ回路309、第2のラッチ回路310、画素311等により構成される。

[0046]

実施形態においては、ソース信号線駆動回路を複数のユニットに分割し、各ユニットに電流源を設け、動作しているユニットにおける電流源のみが電流供給を行っていたが、本実施例のように、ユニット化しないでNAND回路から出力される第1のラッチパルスをNOR回路に入力し、電流源の動作のON・OFF制御を行っても良い。本実施例にて示した回路においては、帰線期間中に電流源を停止し、電流供給を停止することが出来る。

[0047]

[実施例2]

実施形態および実施例1で示した駆動回路におけるレベルシフタ用電源の動作を考える。NAND回路から出力された第1のラッチパルスは、バッファを介して第1のラッチ回路へと入力される。同時に、NOR回路に入力され、その結果レベルシフタ用電流源をONとし、デジタル映像信号のレベル変換を行う。このとき、レベルシフタ用電流源のONのタイミングが、第1のラッチ回路へのラッチパルスの入力のタイミングに対し、パルスのなまりや遅延などによって遅れることが考えられる。このような場合、各ユニット間をまたぐタイミングにおいては、レベルシフタへの電流供給が正常でなくなることになる。実際に駆動回路に本発明を適用するには、そのような点を考慮して、電流源のON・OFFのタイミングにマージンを持たせたい。そこで本実施例においては、そのような課題を解決するための構成について説明する。

[0048]

図5を参照する。実施形態および実施例1においては、レベルシフタ用電源の制御、すなわちNOR回路への入力にはNAND出力を用いていたのに対し、本実施例においては、シフトレジスタからの出力を用いる。回路の構成例としては実施形態と同様、図6に示すようにユニット毎にレベルシフタ用電源の制御を行うようにすると良い。

[0049]

NAND回路にて論理和をとる前のシフトレジスタ出力は、図8(A)のタイミングチャートに示すように、隣接する段でのパルスが重なっている。LS電源 1 がONとなっている期間は、第1 のユニットにおける第1 段目のシフトレジスタからパルスが出力されてから、第k 段目のシフトレジスタからのパルス出力が終了するまでの期間である。続いて第2 のユニットにおける、k+1 段目のシフトレジスタからパルスが出力されると、LS電源2 がONとなる。ここで、k 段目のシフトレジスタの出力パルスと、k+1 段目のシフトレジスタの出力パルスとは重なっていることから、L S電源1 と、L S電源2 とがともにONとなっている期間を設けることが出来る。つまり、第a (a は自然数、 $1 \le a \le x$) のユ

ニット最終段のパルスと、第 a + 1 のユニットの初段のパルスが重なっているため、この期間は第 a のユニットと、第 a + 1 のユニットの電流源がともに電流の供給を行う。このようなタイミングによって、前述したパルスの遅延等による、各ユニット間をまたぐタイミングでのレベル変換時にも、正常に電流供給が可能となる。

[0050]

[実施例3]

本実施例においては、実施例2とは異なる方法によって、各ユニット間をまた ぐタイミングのレベル変換時の電流供給を行う方法について説明する。

[0051]

実施例2においては、レベルシフタ用電流源のONのタイミングに重複期間を設けるために、NOR回路への入力にシフトレジスタからの出力パルスを用いる手段をとった。本実施例においては、NOR回路への入力は実施形態と同様、NAND回路からの出力パルスを用いるが、前段ユニットにおける最終段のNAND回路からの出力パルスをNOR回路に入力することによって、レベルシフタ用電流源のONのタイミングに重複期間を設ける。

[0052]

図7の回路図および図8 (B) に示すタイミングチャートを参照する。第2のユニットに接続されたレベルシフタ用電流源711のON・OFFを制御するためのNOR回路710への入力に着目すると、前段のユニット、すなわち第1のユニットにおける最終段のNAND回路702からの出力が、NOR回路704と710の両方に入力されている。従って、NAND回路702からパルスが出力されるタイミングにおいては、レベルシフタ用電源705、711はともにONの状態となる。

[0053]

タイミングチャート上で説明する。第1のユニットにおける最終段のNAND 出力は、NAND出力 k と記されている。また、第2のユニットにおける初段の NAND出力は、NAND出力 k + 1 と記されている。ここで、NAND出力 k は、第1のユニットにおけるレベルシフタ用電流源705のON・OFFを制御 するためのNOR回路 704と、第2のユニットにおけるレベルシフタ用電流源 711のON・OFFを制御するためのNOR回路 710との両方に入力されるため、レベルシフタ用電流源 705、711はともにONの状態となる。例えば 第bのユニット最終段のパルスが、第a+1のユニットのレベルシフタ用電流源を制御するNOR回路に入力されることにより、この期間は第b(bは自然数、 $1 \le b < x$)のユニットと、第b+1のユニットの電流源がともに電流の供給を行う。このようにして、実施例 2とは異なる方法によって、前述したパルスの遅延等による、各ユニット間をまたぐタイミングでのレベル変換時にも、正常に電流供給が可能となる。

[0054]

また、本実施例においては、一方向走査の場合を例として説明したが、走査方向切り替えの可能な駆動回路においても同様の方法によって実施が可能である。 後段ユニットの初段、または次段からパルスを得るようにしても良い。さらに、 ユニット間の動作において、前段ユニットの最終段のパルスのみを得る必要はな く、その他のパルスを得るようにしても良い。

[0055]

「実施例4]

本実施例では、本発明の表示装置の画素部とその周辺に設けられる駆動回路部(ソース信号線側駆動回路、ゲート信号線側駆動回路)のTFTを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるCMOS回路を図示することとする。

[0056]

図11(A)を参照する。まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板5001を用いる。なお、基板5001としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。

[0057]

[0058]

次いで、下地膜上に半導体層 $5003\sim5006$ を形成する。半導体層 $5003\sim5006$ は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層 $5003\sim5006$ は、 $25\sim80$ [nm](好ましくは $30\sim60$ [nm])の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素(シリコン)またはシリコンゲルマニウム($5i\chi$ Ge $_{1-X}$ (X=0.0001 ~0.02))合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55 [nm]の非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化(500 [$\mathbb C$]、1 時間)を行った後、熱結晶化(550 [$\mathbb C$]、4 時間)を行い、さらに結晶化を改善するためのレーザーアニール処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜から、フォトリソグラフィ法を用いたパターニング処理によって、半導体層 $5003\sim5006$ を形成した。

[0059]

また、半導体層5003~5006を形成した後、TFTのしきい値を制御す っるために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。

[0060]

また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO $_4$ レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宜選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30 [Hz] とし、レーザーエネルギー密度を100~400 [mJ/cm²] (代表的には200~300 [mJ/cm²])とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1~10kHzとし、レーザーエネルギー密度を300~600 [mJ/cm²] (代表的には350~500 [mJ/cm²])とすると良い。そして幅100~1000 [μm]、例えば400 [μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50~90 [%]として行えばよい。

[0061]

次いで、半導体層5003~5006を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜5007はプラズマCVD法またはスパッタ法を用い、厚さを40~150[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110[nm]の厚さで酸化窒化珪素膜(組成比Si=32[%]、O=59[%]、N=7[%]、H=2[%])で形成した。勿論、ゲート絶縁膜5007は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。

[0062]

また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraeth yl Orthosilicate)と O_2 とを混合し、反応圧力40 [Pa]、基板温度 $300\sim400$ [C]とし、高周波(13.56 [MHz])電力密度 $0.5\sim0.8$ [W/cm2]で放

電させて形成することができる。このようにして作製される酸化珪素膜は、その後400~500[℃]の熱アニールによりゲート絶縁膜として良好な特性を得る ことができる。

[0063]

次いで、ゲート絶縁膜 5007上に膜厚 $20\sim100$ [nm] の第 1 の導電膜 5008 と、膜厚 $100\sim400$ [nm] の第 2 の導電膜 5009 とを積層形成する。本実施例では、膜厚 30 [nm] の 1

[0064]

なお、本実施例では、第1の導電膜5008をTaN、第2の導電膜5009をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、A1、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、Ag、Pd、Cuからなる合金を用いてもよい。また、第1の導電膜をTa膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜をTiN膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をA1膜とする組み合わせ、第1の導電膜をTaN膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。

[0065]

次に、図11(B)に示すようにフォトリソグラフィ法を用いてレジストから なるマスク5010を形成し、電極及び配線を形成するための第1のエッチング 処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。 本実施例では第1のエッチング条件として、ICP (Inductively Coupled Pl asma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスに CF_{A} と $C1_2$ と O_2 とを用い、それぞれのガス流量比を25/25/10 [sccm] とし、1[Pa] の圧力でコイル型の電極に500[W]のRF(13.56[MHz])電力を投 入してプラズマを生成してエッチングを行った。ここでは、松下電器産業(株) 製のICPを用いたドライエッチング装置(Model E645-口ICP)を用 いた。基板側(試料ステージ) にも150[W]のRF(13.56[MHz]) 電力 を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条 件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。第1 のエッチング条件でのWに対するエッチング速度は200.39 [nm/min.]、T aNに対するエッチング速度は80.32[nm/min.]であり、TaNに対するW の選択比は約2.5である。また、この第1のエッチング条件によって、Wのテ ーパー角は、約26°となる。

[0066]

この後、図11(B)に示すようにレジストからなるマスク5010を除去せずに第2のエッチング条件に変え、エッチング用ガスに CF_4 と $C1_2$ とを用い、それぞれのガス流量比を30/30 [sccm] とし、1 [Pa] の圧力でコイル型の電極に500 [W] のRF(13.56 [MHz])電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20 [W] のRF(13.56 [MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。 CF_4 と $C1_2$ を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。第2のエッチング条件でのWに対するエッチング速度は58.97 [nm/min.]、TaNに対するエッチング速度は66.43 [nm/min.] である。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10~20 [%] 程度の割合でエッチング時間を増加させると良い。

[0067]

上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15~45°とすればよい。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層5011~5015(第1の導電層5011a~5015aと第2の導電層5011b~5015b)を形成する。ゲート絶縁膜5007においては、第1の形状の導電層5011~5015で覆われない領域は20~50[nm]程度エッチングされ薄くなった領域が形成される。

[0068]

そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、 半導体層に n型を付与する不純物元素を添加する(図 5 (B))。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を $1\times10^{13}\sim5\times10^{15}$ [atoms/cm²]とし、加速電圧を $60\sim100$ [keV] として行う。本実施例ではドーズ量を 1.5×10^{15} [atoms/cm²]とし、加速電圧を80 [keV] として行った。 n型を付与する不純物元素として15 族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この場合、第1の形状の導電層 $5011\sim5015$ が n型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域 $5016\sim5019$ が形成される。高濃度不純物領域 $5016\sim5019$ が形成される。高濃度不純物領域 $5016\sim5019$ が形成される。高濃度不純物領域 $5016\sim5019$ には $1\times10^{20}\sim1\times10^{21}$ [atoms/cm³] の濃度範囲でn型を付与する不純物元素を添加する。

[0069]

次いで、図11(C)に示すようにレジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、エッチング用ガスに CF_4 と $C1_2$ と O_2 とを用い、それぞれのガス流量比を20/20/20 [sccm] とし、1 [Pa] の圧力でコイル型の電極に500 [W] のRF(13.56 [MHz])電力を投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも20 [W] のRF(13.56 [MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する

。第2のエッチング処理でのWに対するエッチング速度は124.62 [nm/min.]、TaNに対するエッチング速度は20.67 [nm/min.]であり、TaNに対するWの選択比は6.05である。従って、W膜が選択的にエッチングされる。この第2のエッチングによりWのテーパー角は70°となった。この第2のエッチング処理により第2の導電層5020b~5024bを形成する。一方、第1の導電層5011a~5015aは、ほとんどエッチングされず、第1の導電層5020a~5024aを形成する。

[0070]

次いで、第2のドーピング処理を行う。ドーピングは第2の導電層5020b~5024bを不純物元素に対するマスクとして用い、第1の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてP(リン)を用い、ドーズ量1. 5×10^{14} [atoms/cm²]、電流密度0.5 [μ A]、加速電圧90 [keV]にてプラズマドーピングを行った。こうして、第1の導電層と重なる低濃度不純物領域5025~5028を自己整合的に形成する。この低濃度不純物領域5025~5028へ添加されたリン(P)の濃度は、 $1 \times 10^{17} \sim 5 \times 10^{18}$ [atoms/cm³] であり、且つ、第1の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第1の導電層のテーパー部と重なる半導体層において、第1の導電層のテーパー部と重なる半導体層において、第1の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、高濃度不純物領域5016~5019にも不純物元素が添加される(図12(A))。

[0071]

次いで、図12(B)に示すようにレジストからなるマスクを除去してからフォトリソグラフィ法を用いて、第3のエッチング処理を行う。この第3のエッチング処理では第1の導電層のテーパー部を部分的にエッチングして、第2の導電層と重なる形状にするために行われる。ただし、第3のエッチングを行わない領域には、レジスト5029からなるマスクを形成する。

[0072]

第3のエッチング処理におけるエッチング条件は、エッチングガスとしてC1

2とSF $_6$ とを用い、それぞれのガス流量比を10/50 [sccm] として第1及び第2のエッチングと同様にICPエッチング法を用いて行う。なお、第3のエッチング処理でのTaNに対するエッチング速度は、111.2 [nm/min.] であり、ゲート絶縁膜に対するエッチング速度は、12.8 [nm/min.] である。

[0073]

本実施例では、1.3 [Pa] の圧力でコイル型の電極に500 [W] のRF(13.56 [MHz]) 電力を投入してプラズマを生成してエッチングを行った。基板側 (試料ステージ) にも10 [W] のRF(13.56 [MHz]) 電力を投入し、実質 的に負の自己バイアス電圧を印加する。以上により、第1の導電層5030 a \sim 5032 a が形成される。

[0074]

上記第3のエッチングによって、第1の導電層5030a~5032aと重ならない不純物領域(LDD領域)5033~5034が形成される。なお、不純物領域(GOLD領域)5025、5028は、第1の導電層5020a、5024aとそれぞれ重なったままである。

[0075]

このようにして、本実施例は、第1の導電層と重ならない不純物領域(LDD領域) $5033\sim5034$ と、第1の導電層と重なる不純物領域(GOLD領域)5025、5028を同時に形成することができ、TFT特性に応じた作り分けが可能となる。

[0076]

次いで、レジストからなるマスクを除去した後、ゲート絶縁膜5007をエッチング処理する。ここでのエッチング処理は、エッチングガスにCHF3を用い、反応性イオンエッチング法(RIE法)を用いて行う。本実施例では、チャンバー圧力6.7 [Pa]、RF電力800[W]、CHF3ガス流量35 [sccm]で第3のエッチング処理を行った。これにより、高濃度不純物領域5016~5019の一部は露呈し、ゲート絶縁膜5007a~5007dが形成される。

[0077]

次に、新たにレジストからなるマスク5035を形成して第3のドーピング処

理を行う。この第3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記第1の導電型(n型)とは逆の第2の導電型(p型)を付与する不純物元素が添加された不純物領域5036を形成する(図12(C))。第1の導電層5030aを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。

[0078]

[0079]

以上までの工程でそれぞれの半導体層に不純物領域が形成される。なお、本実施例では、ゲート絶縁膜をエッチングした後で不純物(B)のドーピングを行う方法を示したが、ゲート絶縁膜をエッチングしないで不純物のドーピングを行っても良い。

[0080]

次いで、レジストからなるマスク5035を除去して図13(A)に示すように第1の層間絶縁膜5037を形成する。この第1の層間絶縁膜5037としては、プラズマCVD法またはスパッタ法を用い、厚さを100~200[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150[nm]の酸化窒化珪素膜を形成した。勿論、第1の層間絶縁膜5037は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。

[0081]

次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を

行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1[ppm]以下、好ましくは0.1[ppm]以下の窒素雰囲気中で $400\sim700[\mathbb{C}]$ 、代表的には $500\sim550[\mathbb{C}]$ で行えばよく、本実施例では $550[\mathbb{C}]$ 、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。

[0082]

なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したNiが高濃度のPを含む不純物領域にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。

[0083]

また、第1の層間絶縁膜5037を形成する前に活性化処理を行っても良い。 ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護す るため層間絶縁膜5037(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。

[0084]

その他、活性化処理を行った後でドーピング処理を行い、第1の層間絶縁膜5037を形成させても良い。

[0085]

さらに、3~100[%]の水素を含む雰囲気中で、300~550[℃]で1~12時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3[%]の含む窒素雰囲気中で410[℃]、1時間の熱処理を行った。この工程は層間絶縁膜5037に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

[0086]

また、活性化処理としてレーザーアニ→ル法を用いる場合には、上記水素化を

行った後、エキシマレーザーやYAGレーザー等のレーザー光を照射することが 望ましい。

[0087]

次いで、図13(B)に示すように第1の層間絶縁膜5037上に有機絶縁物材料から成る第2の層間絶縁膜5038を形成する。本実施例では膜厚1.6[μ□]のアクリル樹脂膜を形成した。次いで、各不純物領域5016、5018、5019、5036に達するコンタクトホールを形成するためのパターニングを行う。

[0088]

第2の層間絶縁膜5038としては、珪素を含む絶縁材料や有機樹脂からなる膜を用いる。珪素を含む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪素を用いることができ、また有機樹脂としては、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)などを用いることができる。

[0089]

本実施例では、プラズマCVD法により形成された酸化窒化珪素膜を形成した。なお、酸化窒化珪素膜の膜厚として好ましくは1~5 [μm] (さらに好ましくは2~4 [μm]) とすればよい。酸化窒化珪素膜は、膜自身に含まれる水分が少ないためにEL素子の劣化を抑える上で有効である。

また、コンタクトホールの形成には、ドライエッチングまたはウエットエッチングを用いることができるが、エッチング時における静電破壊の問題を考えると、ウエットエッチング法を用いるのが望ましい。

[0090]

さらに、ここでのコンタクトホールの形成において、第1層間絶縁膜5037 及び第2層間絶縁膜5038を同時にエッチングするため、コンタクトホールの 形状を考えると第2層間絶縁膜5038を形成する材料は、第1層間絶縁膜50 37を形成する材料よりもエッチング速度の速いものを用いるのが好ましい。

[0091]

そして、各不純物領域5016、5018、5019、5036とそれぞれ電 気的に接続する配線5039~5044を形成する。ここでは、膜厚50[nm]の Ti膜と、膜厚500[nm]の合金膜(AlとTiとの合金膜)との積層膜をパタ -ニングして形成するが、他の導電膜を用いても良い。

[0092]

以上のようにして、nチャネル型TFT、pチャネル型TFTを有する駆動回路と、画素TFT、保持容量を有する画素部とを、同一基板上に形成することが出来る。本明細書中では、このような基板をアクティブマトリクス基板と表記する。

[0093]

また、保持容量については、ゲート導電膜の形成前に、必要部分に選択的に不 純物のドーピングを行い、容量を形成しても良い。この方法によると、フォトレ ジスト用のマスクが1枚増えることになるが、バイアスをかけることなく保持容 量を形成することが出来る。

[0094]

続いて、第3の層間絶縁膜5045を形成する。この工程においては、続く画素電極の形成のために、TFTを形成している面の平坦化を行うためのものでもある。よって、平坦性に優れた、アクリル等の樹脂膜からなる絶縁膜で形成するのが望ましい。次いで、その上にMgAg膜を形成し、パターニングすることによって、画素電極(反射電極)5046を形成する(図13(C))。

[0095]

この高さにより、アクティブマトリクス基板と対向基板とを貼り合わせた際のギャップを形成する。オーバーコート層 5 0 5 1 は、光硬化型または熱硬化型の有機樹脂材料で形成し、例えば、ポリイミドやアクリル樹脂等を用いれば良い。

[0096]

5

オーバーコート層5051を形成した後、透明導電膜でなる対向電極5052 をパターニング形成する。その後、アクティブマトリクス基板、対向基板ともに 、配向膜5053を形成し、ラビング処理を行う。

[0097]

その後、アクティブマトリクス基板と対向基板とを、シール剤5055で貼り合わせる。シール剤5055にはフィラーが混入されており、このフィラーとスペーサによって、2枚の基板が均一な間隔をもって貼り合わせられる。続いて、両基板の間に液晶材料5054を注入し、封止剤(図示せず)によって完全に封止する。液晶材料5054としては、公知の液晶材料を用いれば良い。以上のようにして、図14(A)に示すようなアクティブマトリクス型液晶表示装置が完成する。

[0098]

なお、上記の工程により作成されるアクティブマトリクス型液晶表示装置におけるTFTはトップゲート構造をとっているが、ボトムゲート構造のTFTや、その他の構造のTFTに関しても、本実施例は容易に適用され得る。また、画素電極を透明導電膜によって形成することによって、透過型の表示装置とすることも出来る。

[0099]

また、本実施例においてはガラス基板を使用しているが、ガラス基板に限らず、プラスチック基板、ステンレス基板、単結晶ウェハ等、ガラス基板以外のものを使用する場合にも実施が可能である。

[0100]

[実施例5]

本発明の表示装置には様々な用途がある。本実施例では、本発明の表示装置を組み込んだ電子機器の応用例について説明する。

[0101]

このような電子機器には、携帯情報端末(電子手帳、モバイルコンピュータ、 ・携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ、プロジェクタ装置等が挙げられる。それらの一例を図15および図16に示す。

[0102]

図15(A)は液晶ディスプレイ(LCD)であり、筐体3301、支持台3302、表示部3303等を含む。本発明の表示装置は表示部3303にて用いることが出来る。

[0103]

図15(B)はビデオカメラであり、本体3311、表示部3312、音声入力部3313、操作スイッチ3314、バッテリー3315、受像部3316等を含む。本発明の表示装置は表示部3312にて用いることが出来る。

[0104]

図15(C)はパーソナルコンピュータであり、本体3321、筐体3322、表示部3323、キーボード3324等を含む。本発明の表示装置は表示部3323にて用いることが出来る。

[0105]

図15(D)は携帯情報端末であり、本体3331、スタイラス3332、表示部3333、操作ボタン3334、外部インターフェイス3335等を含む。本発明の表示装置は表示部3333にて用いることが出来る。

[0106]

図16(A)は携帯電話であり、本体3401、音声出力部3402、音声入力部3403、表示部3404、操作スイッチ3405、アンテナ3406を含む。本発明の表示装置は表示部3404にて用いることが出来る。

[0107]

図16(B)は音響再生装置、具体的にはカーオーディオであり、本体341 1、表示部3412、操作スイッチ3413、3414を含む。本発明の表示装置は表示部3412にて用いることが出来る。また、本実施例では車載用オーデ ィオを示すが、携帯型もしくは家庭用の音響再生装置に用いても良い。

[0108]

図16(C)はデジタルカメラであり、本体3501、表示部(A)3502、接眼部3503、操作スイッチ3504、表示部(B)3505、バッテリー3506を含む。本発明の表示装置は、表示部(A)3502、表示部(B)3505にて用いることが出来る。

[0109]

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1~実施例4に示したいずれの構成を適用しても良い。

【発明の効果】

本発明により、外部コントローラLSI等の定駆動電圧化に対応し、かつ低消 費電力化を実現する表示装置の駆動回路を提供することが出来る。


【図面の簡単な説明】


- 【図1】 本発明の表示装置の駆動回路の概略図。
- 【図2】 レベルシフタおよび電流源の回路図。
- 【図3】 本発明の表示装置の駆動回路構成の一例を示す図。
- 【図4】 表示装置の駆動回路の動作タイミングチャートを示す図。
- 【図5】 本発明の表示装置の駆動回路構成の一例を示す図。
- 【図6】 本発明の表示装置の駆動回路構成の一例を示す図。
- 【図7】 本発明の表示装置の駆動回路構成の一例を示す図。
- 【図8】 表示装置の駆動回路の動作タイミングチャートを示す図。
- 【図9】 本発明以前の表示装置の駆動回路の概略図。
- 【図10】 レベルシフタおよび電流源の回路図。
- 【図11】 表示装置の作成工程例を示す図。
- 【図12】 表示装置の作成工程例を示す図。
- 【図13】 表示装置の作成工程例を示す図。
- 【図14】 表示装置の作成工程例を示す図。
- 【図15】 本発明を適用した電子機器の例を示す図。

【図16】 本発明を適用した電子機器の例を示す図。


【書類名】 図面


【図1】







【図2】









【図3】




【図4】




【図5】




【図6】




【図7】







【図8】

(A)








【図9】




【図10】












【図11】




【図12】



【図13】




【図14】




5053 5054 5055


対向基板側形成/液晶材料封入 €


【図15】





【図16】





【書類名】 要約書

【要約】

【課題】 低電圧振幅の信号の確実なレベル変換が可能なレベルシフタを用いつ つ、低消費電力化を実現する表示装置の駆動回路を提供する。

【解決手段】 ソース信号線駆動回路を複数段のユニットに分割し、シフトレジスタ等から出力されるパルスによって、各ユニットのレベルシフタへの電流供給源の動作のON・OFF制御を行う。ソース信号線が停止している期間には、シフトレジスタからはパルスが出力されないため、動作している段のシフトレジスタを含むユニットにのみ電流供給がされ、低消費電力化が可能となる。

【選択図】 図1

出願人履歴情報

識別番号

[000153878]

1. 変更年月日

1990年 8月17日

[変更理由]

新規登録

住 所

神奈川県厚木市長谷398番地

氏 名

株式会社半導体エネルギー研究所